行业一方面一直在期待EUV能够拯救摩尔定律，但另一方面又担心该技术永远都不可能会出现。不过最终，它还是来了，而且不久便将投入使用。
半个多世纪以来，半导体行业按照摩尔定律持续不断的发展，驱动了一系列的科学技术创新、社会改革以及生产效率的提高。
随着器件尺寸越来越逼近物理极限，摩尔定律对新一代工艺节点研发是否依然奏效是现在全行业都在关注的问题。
DRAM制程工艺进入20nm以后，由于制造难度慢慢的升高，内存对工艺的定义已经不是具体的线宽。
目前，行业DRAM三巨头都没有大规模使用EUV，但随着制程工艺的提升，节点的进一步微缩，同时，EUV的性能和成本也在一直在优化，DRAM将迎来EUV爆发期。
DRAM制造商采用EUV的可能性非常有可能与逻辑芯片制造商相似。最初，EUV设备仅用于几层，随着制程节点、层数逐渐增加，将全面转向EUV设备。
EUV 作为现在最先进的光刻机，是唯一能够生产 7nm 以下制程的设备，因为它发射的光线波长仅为现有设备的十五分之一，能够蚀刻更加精细的半导体电路，所以 EUV 也被成为“突破摩尔定律的救星”。
从2019年半导体芯片进入 7nm 时代开始（现在我们处于 10nm 时代），EUV 光刻机是绝对的战略性设备，没有它就会寸步难行。
而中芯国际斥巨资预定EUV设备，虽然技术落后三星、台积电两到三代，现在还在 28nm 和 14nm 上挣扎，但是拥有 EUV 光刻机之后，对于中国自主研发半导体技术是有着重大意义的。
在半导体产业中，由于不一样的种类芯片的晶体结构和工作模式存在一定的差异，工艺发展进程也不尽相同。
在DRAM领域，全球三大DRAM原厂均停滞在18nm-15nm之间，仍没有突破10nm物理极限；在逻辑芯片制造领域，以台积电和三星为代表，已经引入EUV技术。
但在所有半导体产品制造中，都一定要通过光刻技术将电路图形转移到单晶表面或介质层上，光刻技术的不断突破推动着集成电路密度、性能不断翻倍，成本也愈加优化。近年来，随着工艺节点的不断缩小，光刻技术主要经历了紫外光刻技术（UV）、深紫外光刻技术（DUV）和极紫外光刻技术（EUV）。
在EUV技术中，采用的光波长仅为13.5nm，因此能够将图案分辨率降低到10nm以下，这是目前主流的DUV技术没办法达到的。
不过，因为晶片制程的持续推进，电路要再进行微缩的难度愈来愈高，成本的提升速度也愈来愈快。
半导体厂商在步履艰难地减小线路尺寸的同时维持成本；每一代芯片成功流片的时间拉的更长；芯片工艺尺寸的减小也不像以往那样激进。这些困难可能会给 EUV 一个机会，摩尔定律的变缓可能真的会给EUV足够的时间迎头赶上。
足够的时间，也就是在摩尔定律被成本折磨到止步之前。EUV 可能会走到它被广泛接受而且能降低生产所带来的成本的那一天。到了当时，下一代的先进芯片的制造成本可能过高，而所带来的性能优势不够明显，以致于半导体厂商不会选择这种技术。
EUV光刻机主要客户有英特尔、三星和台积电，而台积电的订单最多。存储方面DRAM的产量和工艺提升都需要用到EUV光刻机了， 而随着物联网的发展，相信也会给EUV设备带来增量。
光刻机领域的龙头老大是荷兰ASML，并已经占据了高达80%的市场占有率，垄断了高端光刻机市场——最先进的EUV光刻机售价曾高达1亿美元一台，且全球仅仅ASML能够生产。
三星是第一个声称将使用EUV工具生产芯片的公司，并称将在2018年下半年投入使用。
英特尔发言人表示，一旦这项技术以有效的成本准备就绪，他们将致力于把EUV投入生产。研究指出，英特尔已经购买了比任何其他公司更多的EUV设备。
台积电在7nm+ EUV节点之后，5nm工艺将更深入地应用EUV极紫外光刻技术，综合表现全方面提升，官方宣称相比第一代7nm EDV工艺能带来最多80%的晶体管密度提升，15%左右的性能提升或者30%左右的功耗降低。
中芯国际已经向荷兰芯片设备制造商 ASML 购买了一台 EUV 光刻设备，价值1.2亿美元。这也几乎花掉了中芯国际2017年的所有利润，该公司去年的纯利润是1.264亿美元。不过在大家探索到 EUV 设备有多重要之后，就知道这笔钱花的有多值了。
由于EUV的技术难度、需要的投资金额太高，另外两大微影设备厂──日本的尼康和佳能，都已放弃研发。
目前，这两家主要竞争对手均在规模与技术方面落后于公司，ASML以800亿美元市值建立起来的规模，已经将所有竞争对手（以及潜在竞争对手）远远地甩在了身后。
ASML成为了半导体业能继续冲刺下一代先进制程，开发出更省电、运算速度更快的电晶体的最后希望——如果ASML做不了，全世界内已没有人可以做，摩尔定律会从此消亡。
数字孔径越大，光刻波长越小，则光刻精度越好。因此在学术界如何提升光刻精度是很清楚的，即使用波长较短的光（如紫外线EUV等）以及增大数字孔径使用浸没式光刻等。
大家知道早晚得用EUV，但是出于成本和工艺成熟度考量大家总是希望越晚用EUV越好，能不用EUV就先撑几代再说。
因此就出现了double-pattern（用在16nm）甚至multi-pattern等办法实现在不使用EUV的情况下也能做到超低特征尺寸下的光刻，代价是工艺的复杂性大大上升。到了7nm终于是撑不住了，巨头纷纷开始宣布使用EUV。
当然之前的multi-pattern也不算是走了弯路，因为即使是用了EUV，在未来更小的特征尺寸下估计还是要上multi-pattern。与此同时，ASML在近日也公布了其路线nm光刻技术将足够支持摩尔定律到2030年。
随着 ASML 将技术蓝图推展至 1.5 纳米，摩尔定律还有至少 10 年的时间。只是，过往半导体制程是每两年前进一个技术时代，未来可能是3—5年才前进一阶，整个产业的效益放缓是必然趋势，这也带给中国半导体大厂一个很好前进追赶的机会，奋力追上主流的工艺技术。
未来半导体世界的竞争，仍会是第一、第二、第三梯次壁垒分明。5 纳米以下技术可行，但技术难度和投资所需成本拉高，第一梯次包括台积电、三星、英特尔、 GlobalFoundries 已经申请参赛。
摩尔定律的效应趋缓下，代表前方的道路越来越难突破，这提供给中国半导体厂很好追赶的条件，只是技术持续提升的成本投资会大幅垫高，有机会挤入国际第一梯次队伍，这样的投资报酬率很迷人，更让中国芯片自主可控不再是遥不可及的梦想。
摩尔定律的主要动力就是成本下降，而在一次性成本快速提升但平均成本却下降有限的时代，摩尔定律的进一步发展动力就不那么强了，EUV 可能会走到它被广泛接受而且能降低生产所带来的成本的那一天。
，即晶体管随着工艺的每次缩小而变得更便宜、更快——正在让芯片制造商疯狂。
？ /
电子发烧友网报道（文/吴子鹏）几年前，全球半导体产业的重心还是如何延续
，在材料和设备端进行了大量的创新。然而，受限于工艺、制程和材料的瓶颈，当前
微缩挑战需要芯片布线和集成的新方法 /
，专家绞尽脑汁想尽各种办法，包括改变半导体材料、改变整体结构、引入新的工艺。但毋庸置疑的是，
在近几年逐渐放缓。10nm、7nm、5nm……芯片制程节点越来越先进，芯片物理瓶颈也慢慢变得难克服。
的拐点 /
是指集成电路上可容纳的晶体管数目，约每隔18-24个月便会增加一倍，而成本却减半。这个
，下一代芯片如何创新？ /
是如何消亡的？ /
是近半个世纪以来，指导半导体行业发展的基石。它不仅是技术进步的预言，更是科技领域中持续创新的见证。要完全理解
的影响和意义，首先一定要了解它的起源、内容及其对整个信息技术产业的深远影响。
? /
来源：半导体芯科技编译 CEA-Leti和英特尔宣布了一项联合研究项目，旨在开发二维过渡金属硫化合物（2D TMD）在300mm晶圆上的层转移技术，目标是将
时代新赛道—硅光子芯片技术 /
自问世以来就是半导体行业的最高目标，正是基于该目标，电子设备变得更快速、高效且便宜，然而随着集成电路的尺寸越来越小，
遇瓶颈 /
：集成电路上可以容纳的晶体管数目在大约每经过18个月到24个月便会增加一倍。 这就预示着，最多每两年，集成电路的性能会翻一倍，同时价格也会降低一半。
的动力来源是AI 在 NVIDIA GTC 2023上NVIDIA 创始人兼首席执行官黄仁勋的主题演讲中开篇就表示；现在的
